散文诗刊物庄子的散文风格丰子恺散文《童年》

　　文章阐发梳理了比年来使用机械进修处理 FPGA EDA 中一些枢纽成绩的研讨功效，对 FPGA EDA 和机械进修的布景常识停止了扼要概述，调研了机械进修在 FPGA EDA 流程差别阶段使用的研讨近况，即高条理综合（High Level Synthesis, HLS）、逻辑综合、规划和布线，在此根底上对机械进修将来在 FPGAEDA 手艺中的使用停止了瞻望

　　文章阐发梳理了比年来使用机械进修处理 FPGA EDA 中一些枢纽成绩的研讨功效，对 FPGA EDA 和机械进修的布景常识停止了扼要概述，调研了机械进修在 FPGA EDA 流程差别阶段使用的研讨近况，即高条理综合（High Level Synthesis, HLS）、逻辑综合、规划和布线，在此根底上对机械进修将来在 FPGAEDA 手艺中的使用停止了瞻望。

　　跟着基于机械进修的 FPGA EDA 手艺研讨的不竭深化，数据的需求量在不竭增大，数据的标注成难堪题，弱监视或无监视的手艺不只可以处理基于机械进修的 FPGAEDA 的数据标注的困难，并且无望提拔使用于 FPGA EDA 手艺中的机械进修模子的精度与锻炼速率，是将来的研讨标的目的之一。

　　因为 FPGA 中的布线资本都是预置的、且容量有限，一旦规划算法的解需求过量的布线资本，后续的布线历程将会失利或是需求很长的工夫才会获得一个可行的布线处理计划，因而，一个好的规划处理计划关于 FPGA EDA 的事情流程相当主要。

　　布线可以在包管资本正当利用的条件下，经由过程设置 FPGA 芯片中的可编程开关，从而经由过程操纵硬连线资本连通电道路网中一切的逻辑毗连。与此同时，为了包管终极在 FPGA 芯片完成后的电路设想中的逻辑旌旗灯号的一般传输，差别线网间的逻辑毗连不成以同享不异的硬连线资本。

　　详细而言，在机械进修模子的锻炼过程当中，次要是经由过程挪用 abc 东西，将布尔电路映照到工艺库，随后合用工艺库返回的信息（Area、Delay 等）来设想相干的赏罚函数，终极获得一个相对最优的综合流程。

　　作为 FPGA 芯片设想、使用过程当中不成或缺的主要构成部门离文诗刊物，在已往的 30 余年中，FPGA EDA 的设想流程变得愈来愈标准且庞大，详细包罗高条理综合（HighLevel Synthesis, HLS）、逻辑综合、规划、布线 FPGA EDA 根本流程

　　HLS 手艺的使用能够进步设想速率庄子的散文气势派头、收缩设想周期，便利设想者在体系级停止设想计划的探究、在算法级对设想停止优化。

　　因而，将一些在 ASIC EDA 范畴已被证实可以提拔 EDA 东西机能的新兴的机械进修手艺使用于 FPGA EDA 范畴将是将来基于机械进修的 FPGA EDA 手艺的研讨标的目的之一。

　　终极尝试成果表白，与零丁利用 AIG 优化器和 DAG 优化器比拟较，LSOracle 在面积 - 时延方面的机能均匀提拔了 6.87% 和 2.70%。

　　规划作为 FPGA EDA 事情流程中的中心步调之一，是典范的超大范围非肯定性多项式（Non-deterministic Polynomial, NP）艰难组合优化成绩，对时延、线网可布通性散文诗刊物、功耗等功用目标影响宏大。

　　与此同时，为了可以顺应愈加庞大的电路体系，FPGA 芯片的集成度也在不竭增大，从最后只包罗有几千个逻辑门的单功用芯片开展到了当今集成了数据旌旗灯号处置（Digital Signal Processing, DSP）单位、块随机存取存储器（Block Random Access Memory, BRAM）和多核微处置器的片上体系，FPGA 芯片的集成度增长了数万倍。

　　，中员，北京微电子手艺研讨所研讨员，研讨标的目的为软件使用、抗辐照手艺、FPGA 测试与 FPGAEDA。作 者 田春生

　　与此同时，弱监视与无监视办法能够在仅需求大批的标注数据和不需求标注数据的状况下完成机械进修模子的锻炼历程，能够明显地削减标注数据的工夫本钱，现阶段已在很多范畴获得了普遍的使用遇见文章。

　　因而，怎样在现有研讨的根底上使得逻辑综合东西可以撑持具体的 FPGA 异构逻辑单位库，以便在逻辑综合的流程事后反应出愈加细致的信息以供机械进修模子停止锻炼是将来机械进修手艺在 FPGA EDA 范畴研讨的一个主要的研讨标的目的。

　　除上述事情外，也有研讨学者提出利用强化进修（Reinforcement Learning, RL）办法来优化逻辑综合的流程。

　　因而，怎样在思索多种束缚的前提下，完成基于机械进修手艺的 FPGA 规划、布线成绩的快速求解是将来需求重点存眷的一个开展标的目的。

　　基于机械进修的 FPGA EDA 手艺固然有了必然的开展，但仍存在必然的范围性庄子的散文气势派头，相干研讨尚处于起步阶段。接下来将从这些范围性的角度动身，对基于机械进修的 FPGA EDA 手艺停止瞻望。

　　本号公布信息旨在传布交换。如触及笔墨、图片、版权等成绩，请在 20 日内与本号联络，我们将第一工夫处置。《电子与信息学报》具有终极注释权。

　　机械进修手艺被证实可以明显提拔 EDA 东西的机能，而且在 ASIC 电子设想主动化范畴获得了普遍的使用。但机械进修手艺在 FPGA EDA 范畴的研讨尚处于开展的早期，相干研讨功效的数目也要较着少于 ASIC丰子恺散文《童年》。

　　FPGA 凭仗其灵敏的静态可重构功用，在产业界和学术界获得了愈来愈多的存眷，现已成为后摩尔时期各使用范畴的首选研讨工具，FPGA EDA 手艺在 FPGA 的使用开辟过程当中饰演着不成或缺的脚色。

　　但上述历程并没有思索到 FPGA 本身的使用特征，关于综合历程而言，ASIC 同 FPGA 最大的区分在于前者映照到了尺度单位库，然后者倒是查找表等 FPGA 上可用的逻辑资本，但已有的开源逻辑综合东西，比方前文所提到的学术界普遍合用的 abc，现阶段只能简朴的反应出在综合的流程中所合用的查找表的数目和相干层级干系等简朴信息散文诗刊物，短少对 FPGA 异构逻辑单位库的撑持，这就使得在机械进修模子的锻炼阶段得不到有效反应的信息，这也恰是障碍机械进修模子在 FPGA 逻辑综合范畴开展的一个相当主要的身分。

　　（3）今朝，已有一些新兴的机械进修模子或办法（点云或是图神经收集）被使用于公用集成电路（Application Specific Integrated Circuit, ASIC）EDA 东西的设想与优化流程中，相干 EDA 东西的机能获得了大幅度的提拔，但现阶段还没有将上述办法使用于 FPGA EDA 手艺中的研讨。

　　当前的综合东西（比方，加州大学伯克利分校开辟的 ABC 东西）中包罗有很多逻辑转换的流程 [ 38 ] 遇见文章，为了挑选一个适宜的流程，Yu 等人 [ 39 ] 提出了一种完整主动化的逻辑综合架构，该架构以待综合的 HDL 代码作为输入，输出为两组差别的逻辑综合流程：即 天使流程 （Angel-flows）和 妖怪流程 （Devil-flows），它们别离对应了设想目的的最好和最差的成果质量（QoR）散文诗刊物。

　　，中员丰子恺散文《童年》，研讨员，博士生导师。中心企业青联委员、副秘书长遇见文章，中国航天电子手艺研讨院副院长，北京微电子手艺研讨所所长，享用国务院当局补助遇见文章，当选 2020 年中组部中青年立异领甲士材、2014 年中组部青年拔尖人材方案丰子恺散文《童年》，获 2019 年度中国科协求是出色青年景果转化奖、2018 年度国防科技立异团队带头人等声誉。他于 2006 年在西北产业大学获博士学位，我国航天微电子范畴的第一名博士后。作为我国宇航用 FPGA 手艺的带头人，领先在国际上提出了宇航用单粒子加固 SRAM 型 FPGA 手艺道路 纳米工艺下宇航用 FPGA 枢纽中心手艺，霸占了 SRAM 型 FPGA 空间使用时单粒子翻转的天下性困难，构建了国产万门级到亿门级宇航用 FPGA 研制平台，构成了 5 个系列近百个规格的产物谱系，完成了航天中心枢纽元器件的自立可控。

　　审稿专家定见：该选题有较高的代价，关于后续学术研讨和使用均有必然协助，经由过程浏览这篇论文能对机械进修在 FPGA 主动化使用上有团体的理解；且 FPGA 与当前热点的机械进修相分离，对 FPGA 的智能化开展具有必然的指点感化。

　　相似地，针对 FPGA 规划、布线手艺，FPGA 中包罗无数量浩瀚的异构逻辑单位，而且异构逻辑单位的摆放地位相对 ASIC 而言要愈加的整洁，但这却使得实践的规划、布线成绩的束缚前提变得愈加的庞大多变，机械进修模子在锻炼的过程当中愈来愈难以收敛到一个最优的解。

　　逻辑综合可以将 HDL 文件转换为形貌指定 FPGA 器件上差别逻辑单位毗连干系的网表文件，需求指出的是，网表中的毗连干系只是逻辑毗连，即逻辑综合东西只是给出了所需完成的设想的一个 草图 ，这个 草图 终极需求由 FPGA 芯片中可用的逻辑资本来完成。逻辑综合是一个十分庞大的历程，凡是情况下只能经由过程启示式办法来获得一个次优的处理计划。

　　得益于学术界和产业界 30 余年的勤奋，FPGA 芯片的设想流程获得了很好的开展。但是，跟着 FPGA 芯片范围的不竭增加，亟需引入愈加高效的设想办法来低落设想本钱、提拔设想服从和 QoR。

　　GROSNIT 等人则是提出了一种基于贝叶斯实际的办法来处理样本庞大度太高的成绩，完成了高效且可扩大的基于机械进修的逻辑综合的处理计划。

　　机械进修手艺的呈现为人们指清楚明了标的目的，比方，Farooq 等人提出了一种无监视的基于强化进修的 FPGA 布线处理计划，将 FPGA 的布线迭代流程转化为强化进修的锻炼历程，此项事情也是强化进修手艺初次在 FPGA 布线使命中的测验考试，终极的尝试成果表白，在到达划一 QoR 目标的情况下，可以节省 30% 的体系运转工夫。

　　可喜的是，国表里学者针对基于机械进修办法的 FPGA EDA 手艺的研讨曾经获得了具有前瞻性的研讨功效和停顿。来自北京大学与北京微电子手艺研讨所的田春生博士后研讨团队在《电子与信息学报》揭晓最新综述文章《基于机械进修的 FPGA 电子设想主动化手艺研讨综述》。

　　比年来，机械进修手艺的飞速开展为处理上述成绩供给了一个全新的视角。本文综述了机械进修手艺在 FPGA EDA HLS、逻辑综合、规划、布线等流程中的使用状况，并对开展趋向停止了总结，希冀为将来 FPGA EDA 手艺的开展起到必然增进感化。

　　但跟着片上设想庞大度的不竭提拔，怎样在包管 HLS 东西输出成果质量的同时削减 HLS 所需破费的工夫、提拔设想空间的探究服从是现阶段火急需处理的枢纽成绩。

　　（1）基于机械进修的 FPGA EDA 手艺的根底是大型的数据集，但跟着在 FPGA EDA 手艺中所使用的机械进修模子的庞大度的不竭爬升，现有的数据集已没法满意基于机械进修的 FPGA EDA 手艺的开展需求。因而，构建数据量丰硕、片面且通用的面向 FPGA EDA 手艺的数据集对基于机械进修的 FPGA EDA 手艺的开展相当主要。

　　但跟着 FPGA 芯片范围的不竭增大和片上设想庞大度的不竭提拔，比方，AMDXilinx 公布的 Virtex Ultra Scale+VU19P FPGA，其包罗 900 万个逻辑单位和近 350 亿个晶体管，而 Intel 公布的 Stratix10 GX 10M FPGA，更是包罗了 1020 万个逻辑单位和近 430 亿个晶体管，基于传统的阐发和优化的 FPGA EDA 手艺愈来愈难以应对大范围电路设想空间探究和算法求解庞大度成绩，亟需探究以机械进修为代表的智能化 EDA 手艺，大幅提拔设想完成服从。

　　，中员，2020 年博士结业于吉林大学，现为北京大学与北京微电子手艺研讨所结合博士后，研讨标的目的为集成电路主动化设想。

　　跟着硅工艺开展靠近物理极限，用来描写工艺演进速率的摩尔定律也开端被突破，半导体行业迎来了后摩尔时期。但是集成电路芯片财产并没有因而而窒碍开展，现场可编程门阵列（Field Programmable Gate Array, FPGA）因为所具有的高度灵敏、可定制和撑持高并发等特征，被普遍使用于后摩尔时期的各个范畴。

　　为了进步设想服从并向更普遍的用户群体推行 FPGA遇见文章，高条理综合东西应运而生。高条理综合东西承受初级言语（比方 C、C++ 和 SystemC）作为输入，可以将其主动转换为 Verilog 或 VHDL 等情势的硬件形貌言语。

　　该成绩被建模为一个多分类成绩并利用基于卷积神经收集（Convolutional Neural Network,CNN）的分类器停止求解。其次要思惟是用一小组颠末标识表记标帜的随机的逻辑综合的流程来锻炼一个 CNN 的分类器，此地方提到的差别的逻辑综合流程的标签是经由过程一个或多个差别 QoR 的目标停止标识表记标帜的丰子恺散文《童年》，比方时延、面积和功率等。颠末锻炼后的分类器便能够用来猜测未被标识表记标帜的逻辑综合的流程。

　　为了机械进修手艺可以在 FPGA EDA 范畴获得更好的使用，本文环绕基于机械进修的 FPGA EDA 手艺，从机械进修在 FPGA EDA 流程中各差别阶段的使用状况对相干的研讨停顿停止了阐发与总结。

　　，中员，北京微电子手艺研讨所初级工程师，研讨标的目的为 FPGA 毛病注入、革新手艺与 SEE 减缓手艺。

　　RRG 是布线办法与 FPGA 硬件间的纽带，经由过程 RRG 可以将 FPGA 布线成绩转化为图论中的最长途径的求解成绩，布线办法在 RRG 上间接对线网施行布线操纵便可庄子的散文气势派头。

　　因为已往 30 余年 FPGA 架构的不竭演进，当代 FPGA 拥无数以千计的 DSP、RAM 和数百万个查找表（Look-Up Table, LUT）和触发器（Flip-Flop, FF）实例，这些异构资本凡是完整分离在 FPGA 架构的离散地位上，这类庞大性和异构性对当代 FPGA 规划器的运转服从和成果质量提出了严重的应战，将机械进修与传统规划办法相分离是处理上述成绩的有用路子，详细如表 2 所示。

　　基于机械进修的逻辑综合手艺固然获得了大范畴的研讨散文诗刊物，但上述办法要末需求大批标识表记标帜数据停止锻炼，要末因为计较开消，在实践 EDA 工程的使用中遭到了极大的限定。为了克制上述成绩，Yu 等人提出了一种全新的合用于布尔逻辑优化的端到真个、高机能的、针对特定范畴的 Bandit 计较架构，该架构可以同时对 AIG、布尔可满意性的毗连范式、尺度元手艺映照后的静态时序阐发和 6 输入查找表（LookUp Table,LUT）架构的 FPGA 手艺映照成绩停止优化，终极的尝试成果也表白，该办法的运算速率要优于文献 [ 39 ] 与文 [ 43 ] 中所提出的办法。

　　文章会商了机械进修手艺在 FPGA 中的使用，触及到高条理综合、逻辑综合及规划布线等多个层面。

　　规划是指在必然的束缚前提下（比方，线长、时延、功耗和面积等），将逻辑综合历程获得的电路网表中的逻辑单位与实践 FPGA 芯片中的物理地位成立一对一映照的历程。规划作为 FPGA EDA 流程中的枢纽环节，同时也是 FPGA 编译过程当中最耗时的步调之一。

　　（2）现有的机械进修在 FPGA EDA 范畴的使用研讨大多仍旧是在效仿 ASIC，比方，针对逻辑综合手艺，近来的研讨次要是经由过程猜测传统尚需求进一步模仿的相干信息来进步下利率和精确性。

　　基于堵塞协商的 FPGA 布线计划的提出具有跨时期的意义，今朝险些一切的贸易界或是学术界所利用的布线器，其根本思惟都是基于堵塞协商的布线计划的改良。但跟着 FPGA 电路范围的不竭增大，布线所需破费的工夫也愈来愈长，亟需探究新的处理计划以提拔 FPGA 布线办法的运转服从和 QoR。

　　McMurchie 等人初次将堵塞协商的思惟引入到 FPGA 的计划中，该计划许可 FPGA 中的布线资本在反复利用的情况下，对线网施行迭代布线操纵，在每次迭代的过程当中，会逐渐增长对反复利用的布线资本的处罚力度，直至将一切的堵塞局部消弭为止。

　　云云高的芯片集成度使到手动停止电路设想曾经不睬想，开辟设想职员愈加依靠于电子设想主动化（Electronic Design Automation, EDA）东西对 FPGA 数字集成电路停止设想。

　　在此根底上，针对现有研讨所存在的一些范围性，对将来开展趋向停止了瞻望，以期对将来基于机械进修的 FPGA EDA 手艺的开展具有必然的启示意义。跟踪并研讨基于机械进修的 FPGA EDA 手艺是后摩尔时期我国芯片行业完成自立可控的严重机缘。

　　最初，经由过程对猜测置信度（即属于某个种别的几率）停止排序来天生 天使流 与 妖怪流 。全部架构的详细流程如图 2 所示。Wu 等人 [ 40 ] 提出了一种基于混淆图神经收集的优化办法，针对逻辑综合的流程停止优化，以提拔成果质量的评价和优化办法的泛化才能。其枢纽思惟在于同时操纵来自硬件设想和逻辑综合流程的时空信息来猜测差别设想上各类差别综合流程的机能目标，终极的尝试成果也表白操纵混淆图神经收集的优化办法在偏差精度是现有办法的 7~15 倍。

　　宁波大学储著飞教师团队提出了一种基于强化进修的近端战略优化办法来锻炼调解优化序列散文诗刊物，详细地，使器具有边沿特性聚合才能的图同构收集来进修电路暗示，并将电路暗示作为强化进修的智能体的形态，在此根底上庄子的散文气势派头，为了使智能体可以从汗青的经历中进修到相干的常识，是非时间影象收集（Long Short-Term Memory, LSTM）被进一步嵌入到强化进修的模子中，与文献 [ 43 ] 比拟较庄子的散文气势派头，面积目标优化了 21.21%。

　　机械进修手艺的引入为处理上述成绩供给了一种新的思绪。机械进修手艺在 HLS 中的使用次要包罗机能评价和设想空间的探究等两方面，详细如表 1 所示遇见文章。

　　作为 FPGA EDA 设想流程中的主要一环，布线间接决议了所设想的电路终极在 FPGA 芯片上完成后的机能。在布线时，EDA 东西会起首将 FPGA 芯片内的硬件资本建模为一个有向的布线资本图（Routing Resource Graph, RRG）。

　　利用机械进修算法来间接天生逻辑综合的处理计划长短常艰难的，现阶段机械进修算法的次要使用是用来调理一些已有的优化战略。

　　HLS 是指将高条理言语形貌的逻辑构造主动转换成低笼统级言语形貌的电路模子的历程，即 HLS 可以将 C、C++、SystemC 等具有较高的笼统度、且不具有时钟或时序观点的高条理言语主动转化为 Verilog、VHDL、System Verilog 等低条理言语。